1.本实用新型涉及半导体技术领域，特别涉及一种倒装芯片结构。
背景技术：
2.发光二极管（简称led）是一种常用的发光器件，具有低电压、低功耗、体积小、寿命长等优点，广泛应用于照明和显示等领域。led作为新一代光源，被广泛应用在照明、显示、背光乃至光通信等领域。倒装芯片作为更高光效的产品已经越来越受到市场的青睐，倒装芯片制程结构较多，工艺制程复杂，因此对可靠性有了更高的要求和挑战。光效已经成为衡量led产品的重要参数，如何提高lop，降低电压需求，从而使整体光效也得到提升已经变得日益重要。有鉴于此，特提出本实用新型。
技术实现要素：
3.实用新型目的：针对现有技术中存在的问题，本实用新型提供一种倒装芯片结构，通过对产品第一p型电极和第一n型电极分布的调整，使电流扩展更均匀，发光分布区域更均匀，发光分布面积变大，提高亮度，降低电压，达到较高的产品光效能力。
4.技术方案：本实用新型提供了一种倒装芯片结构，包括从下至上依次设置的衬底、具有pn台阶的外延层、第一电极层、第一绝缘层和第二电极层；所述第一电极层包括若干第一p型电极和若干第一n型电极；所述第二电极层包括若干第二p型电极和若干第二n型电极；所述第一p型电极通过所述第一绝缘层上开设的第一通孔与所述第二p型电极电性连接，所述第一n型电极通过所述第一绝缘层上开设的第二通孔与所述第二n型电极电性连接；在所述第一电极层中，具有若干由一个所述第一n型电极和四至六个所述第二p型电极构成的正六边形单元，所述第一n型电极位于所述正六边形单元的中心，各所述第一p型电极以所述第一n型电极为中心圆周分布。
5.优选地，每个所述正六边形单元中包括六个所述第一p型电极，六个所述第一p型电极分别分布在所述正六边形单元的六个角上。
6.优选地，分布在所述正六边形单元的六个角上的第一p型电极为圆形；分布在所述正六边形单元中心的第一n型电极为圆形。
7.优选地，每个所述正六边形单元中包括五个所述第一p型电极，其中一个所述第一p型电极分布在所述正六边形单元的其中一个边上且与该边重叠，其余四个所述第一p型电极分别分布在所述正六边形单元的其余四个角上。
8.优选地，分布在所述正六边形单元的其中一个边上且与该边重叠的第一p型电极为指形，分布在所述正六边形单元的其余四个角上的其余四个第一p型电极为圆形；分布在所述正六边形单元中心的第一n型电极为圆形。第一p型电极为为指形时，制备的芯片的vf电压更低，亮度也会下降，因此，会根据实际需要来选择用指形还是圆形。
9.优选地，每个所述正六边形单元中包括四个所述第一p型电极，其中一个所述第一p型电极分布在所述正六边形单元的其中两个边上且与该两边重叠，其余三个所述第一p型
电极分别分布在所述正六边形单元的其余三个角上。
10.优选地，分布在所述正六边形单元的其中两个边上且与该两边重叠的第一p型电极为折线形，分布在所述正六边形单元的其余三个角上的其余三个第一p型电极为圆形；分布在所述正六边形单元中心的第一n型电极为圆形。折线形是指形的延长，就是第一p型电极的面积变更大了，第一p型电极面积占比越大，vf下降越多，亮度下降也会越多，因此，会根据实际需要来选择用指形还是折线形。
11.优选地，在各所述正六边形单元中，第一n型电极与其中一个所述第一p型电极两端的连线之间的夹角为10~170
°
；
12.和/或，第一n型电极与相邻两个所述第一p型电极的连线之间的夹角为10~170
°
。
13.优选地，在各所述正六边形单元中，第一n型电极与任意一个第一p型电极之间的间距为10~300um。
14.优选地，在各所述正六边形单元中，第一n型电极与任意一个第一p型电极之间的间距相等或不等。
15.有益效果：本技术的发明点在于产品第一p型电极和第一n型电极的分布设计，采用六边形设计，通过p环绕n的方式和夹角设计，使电流扩展更均匀，发光分布区域更均匀，发光分布面积变大，提高亮度，降低电压，达到较高的产品光效能力。使用此设计的倒装led芯片可具有更好的光效和可靠性。
附图说明
16.图1为本技术实施方式1中的倒装led芯片的平面结构示意图；
17.图2为本技术实施方式1中的倒装led芯片的结构示意图；
18.图3为实施方式1中第一电极层中正六边形单元的示意图；
19.图4为实施方式2中第一电极层中正六边形单元的示意图；
20.图5为实施方式3中第一电极层中正六边形单元的示意图；
21.图6为对比例中的倒装led芯片的平面结构示意图；
22.附图标记：100-衬底；210-n型半导体层；211-mesa台阶；220-多量子阱有源层；230-p型半导体层；300-电流阻挡层；400-电流扩展层；510-第一p型电极；511-第一通孔；520-第一n型电极；521-第二通孔；600-第一绝缘层；710-第二p型电极；720-第二n型电极；800-第二绝缘层；900-支撑层；1000-第三绝缘层；1100-第三通孔；1200-第四通孔；1310-p焊盘电极；1320-n焊盘电极；1410-iso隔离槽。
ꢀꢀ
具体实施方式
23.下面结合附图对本实用新型进行详细的介绍。
24.实施方式1：
25.本实用新型实施例所提供的一种倒装led芯片，如图1和2所示，包括从下至上依次
设置的衬底100、外延层、电流阻挡层300、电流扩展层400、第一电极层、第一绝缘层600、第二电极层、第二绝缘层800、焊盘电极层；第一电极层包括若干圆形第一p型电极510和若干圆形第一n型电极520；还具有若干由一个第一n型电极520和六个第二p型电极510构成的正六边形单元（如图1所示的虚线正六边形），第一n型电极520位于正六边形单元的中心，六个第一p型电极510以第一n型电极520为中心圆周分布，即六个第一p型电极510分别分布在正六边形单元的六个角上。在各正六边形单元中，相邻两个第一p型电极510与第一n型电极520连线的夹角为60
°
，即图3中的∠a、∠b、∠c、∠d、∠e、∠f均为60
°
。在各正六边形单元中，第一n型电极520与任意一个第一p型电极510之间的间距相等，可以为10-300um。第二电极层包括若干第二p型电极710和若干第二n型电极720；焊盘电极层包括至少一个p型焊盘1310和至少一个n型焊盘1320。
26.本实施方式中倒装芯片结构的其他结构如常规发光元件所设置。具体如下：
27.外延层设置于衬底100的表面，包括依次层叠设置于衬底100表面的n型半导体层210、发光层220和p型半导体层230；还包括pn台阶211，pn台阶211的上台阶面为p型半导体层230，下台阶面为n型半导体层210，上台阶面和下台阶面之间连接形成pn台阶211的侧面；n型半导体层210，形成在衬底100上以覆盖衬底；p型半导体层230，形成以覆盖n型半导体层210上用于n电极区域之外的n型半导体层210上的区域，用于与n型半导体层210协同发光；电流阻挡层300和电流扩展层400依次设置于p型半导体层230的表面；
28.第一电极层包括形成在p型半导体层230上的第一p型电极510和形成在n型半导体层210上的用于n电极区域的第一n型电极520；第一p型电极510与电流扩展层400相连接；第一n型电极520与pn台阶211的下台阶面相连接；第一p型电极510与第一n型电极520彼此隔离；第一绝缘层600覆盖第一n型电极520、电流扩展层400、pn台阶211的侧面、第一p型电极510、以及第一n型电极520与pn台阶211的侧面之间的下台阶面；第一绝缘层600用于将第一n电极与第一p电极绝缘，第一绝缘层600上设置有直通第一p型电极510的第一通孔511和直通第一n型电极520的第二通孔521；
29.第二电极层包括第二p型电极710和第二n型电极720，第二p型电极710和第二n型电极720彼此绝缘隔离；第二p型电极710通过第一通孔511与第一p型电极510相连接；第二n型电极720通过第二通孔521与第一n型电极520相连接；第二绝缘层800设置于第二电极层表面；
30.第三通孔1100和第四通孔1200贯穿第二绝缘层800分别直通第二p型电极710和第二n型电极720；
31.焊盘电极层包括至p焊盘电极1310和n焊盘电极1320，p焊盘电极1310和n焊盘电极1320彼此隔离；p焊盘电极1310和第二p型电极710通过第三通孔1100电性连接，n焊盘电极1320和第二n型电极720通过第四通孔1200电性连接。
32.其中，衬底100可以包括但不限于蓝宝石衬底。此外，也可以选择图形化的衬底。
33.其中，n型半导体层210的材质可以为n型掺杂的氮化镓，p型半导体层230的材质可以为p型掺杂的氮化镓，但不仅限于这两种半导体类型。
34.其中，发光层220包括交替层叠设置的量子阱和量子垒，但是不限于此。发光层220包括但不限于红光发光层、黄光发光层、绿光发光层或蓝光发光层。量子阱包括但不限于ingan量子阱或alingan量子阱。
35.其中，电流阻挡层300包括但不限于sio2，电流阻挡层300的厚度一般为1500-5000a。
36.其中，电流扩展层400占发光元件的面积的70%~90%，包括但不限于ito、zito、zio、gio、zto、fto、azo和gzo中的一种。电流扩展层400的厚度为100
ꢀå
~500
ꢀå
，例如可以为100
ꢀå
、150
ꢀå
、200
ꢀå
、300
ꢀå
、500
ꢀå
。电流扩展层400可以通过磁控溅射或蒸镀的方式进行沉积得到。
37.其中，第一通孔511和第二通孔521之间互相分离，无任何延伸交叉；如图5所示，第三通孔1100和第四通孔1200之间互相分离，无任何延伸交叉，从而保证上层电极和下层异质电极的分离，切断可能的漏电路径。
38.其中，第一绝缘层600为dbr反射层，dbr反射层可以为交替沉积sio2和ti3o5形成。第一绝缘层600的厚度为2μm~6μm，其中3.5μm~5.5μ最优。
39.其中，第二绝缘层800和/或第三绝缘层1000包括氧化硅、氮化硅和氮氧化硅中的至少一种。第二绝缘层800和/或第三绝缘层1000的厚度为5k
å
~15k
å
，例如为6 k
å
、8 k
å
、13 k
å
、15k
å
。
40.其中，焊盘电极层中，p焊盘电极1310可以为1个、2个或者多个；n焊盘电极1320可以为1个、2个或者多个。焊盘电极的包括cr、ni、ti、pt和au中的金属单层、或者几种金属和/或合金的复合层。al的厚度为5k
å
~20k
å
，pt的厚度为0.5k
å
~3k
å
，ti的厚度为0.5~3k
å
，ni的厚度为3k
å
~12k
å
，au的厚度为1k
å
~5k
å
。焊盘电极为包括sn成分的bump电极，即p焊盘电极1310和n焊盘电极1320可以为凸点的bump电极，电极成分为sn。凸点电极可以采用印刷、电镀或蒸镀等方法制得。bump电极的高度≥5μm，锡膏高度≥20μm。
41.本实用新型实施例还提供了所述的发光元件的制备方法，具体包括以下步骤：
42.s1、提供一衬底100，依次在衬底100上依次沉积n型半导体层210、发光层220和p型半导体层230以形成外延层；
43.s2、在外延层上沉积sio2，通过黄光和刻蚀制备形成cbl电流阻挡层300，去除光刻胶，保证刻蚀角度为20
°
~40
°
；电流阻挡层300位于p型半导体层230和电流扩展层400之间，起到协助电流扩展的作用，电流阻挡层300的厚度一般为0.8k
å
~5k
å
。
44.s3、利用磁控溅射方式或蒸镀沉积厚度在150
ꢀå
~2000
ꢀå
的ito电流扩展层400，利用黄光实现ito电流扩展层400的光刻胶形貌，为保证具有更好刻蚀线条，光刻胶厚度在2μm ~5μm左右，进行一次腐蚀电流扩展层400，在一次腐蚀后再进行icp刻蚀形成mesa台阶211，裸露出n-gan，台阶深度1~1.6um。icp刻蚀后进行二次腐蚀电流扩展层400。为避免形成mesa侧壁角度大于80度，一次腐蚀后电流扩展层400与光刻胶线宽在1μm~4μm，二次腐蚀后电流扩展层400与mesa线宽在2μm~6μm。去除光刻胶。icp刻蚀mesa角度在20
°
~80
°
间，以便后面膜层有较好的披覆。
45.s4、为防止芯片封装侧壁漏电，利用黄光和icp刻蚀技术，将切割道位置的n-gan刻蚀干净，形成高度约3μm~6.5μm的iso隔离槽，去除光刻胶，刻蚀角度要求为30
°
~80
°
；
46.s5、使用光刻胶先进行光刻，沉积制作第一电极层，第一电极层包括第一p型电极510和第一n型电极520，第一p型电极510是覆盖在电流阻挡层300和电流扩展层400叠加的膜层上，再去除光刻胶，第一电极层结构可采用cr/al/ti/ni/pt/au等金属的电极结构，其中底层金属可以为al，cr al，ti al，ni al等。沉积后去除光刻胶，第一电极层沉积角度在
20
°
~60
°
。
47.s6、为提高膜层的披覆性，采用等离子增强化学气相沉积技术沉积厚度约1k
åꢀ
~10k
å
的sio2或sixny，制备dbr布拉格反射膜层，即第一绝缘层600，第一绝缘层600有高折射率材料和低折射率材料交替堆叠而成,高折射材料可以为tixoy或nb2o5或ta2o5，单层厚度范围在0.2ka~2ka,低折射率材料为sio2，单层厚度范围在0.2ka~2ka，光谱频宽可在380nm~900nm或这个范围内的部分频宽，具有≥90%的高反射率，第一绝缘层600的层数可以为20~60层，厚度约2μm~6μm。第一绝缘层600可采用电子辅助蒸发设备也可以采用磁控溅射设备。
48.s7、使用光刻胶进行第一绝缘层600光刻，在光刻胶上形成第一绝缘层图形，然后进行icp刻蚀，在第一p型电极510和第一n型电极520上方光刻分别得到第一通孔511和第二通孔521；第一通孔511和第二通孔521角度要求为25
°
~70
°
。刻蚀气体包括cf4、bcl3、ar、o2等气体，采用两段刻蚀工艺，第一段dbr刻蚀速率在10
å
/s~40
å
/s,第二段慢刻蚀速率在5
å
/s ~10
å
/s，两段刻蚀工艺技术具有更加灵活性和可控性。刻蚀后胶剩余量在0.5μm ~5μm，充分保证了p-finger的可靠性。本设计中第一通孔511和第二通孔521；均匀分布在整个芯片，使得芯片具有更加均匀的注入电流。
49.s8、然后沉积第二电极层后再去除光刻胶；其中，第二p型电极710通过第一通孔511与第一p型电极510相连通，第二n型电极720通过第二通孔521与第一n型电极520相连通；第二电极层结构可以包含cr、al、ni、pt、ti、au等金属,其中底层金属为al，cr al，ti al，ni al，ag，ni ag，cr ag等，使得电极反射率在60%~95%，为保证后续薄膜覆盖，该层第二电极层角度要求为30
°
~75
°
。
50.s9、在第二p型电极710和第二n型电极720上覆盖第二绝缘层800。该层利用pecvd沉积氧化硅或氮化硅或氮氧化硅等绝缘材料，厚度为1k
åꢀ
~20k
å
。
51.s10、刻蚀得到贯穿第二绝缘层800的第三通孔1100和第四通孔1200；刻蚀角度要求为20
°
~80
°
。
52.s11、通过黄光和沉积制备焊盘电极，形成p焊盘电极1310 和n焊盘电极1320；其中，p焊盘电极1310通过第三通孔1100与所述第二p型电极710相连接，n焊盘电极1320通过第四通孔1200与所述第二n型电极720相连接；焊盘电极使用ti、al、pt、ni、au等金属，其中al厚度为5k
åꢀ
~20k
å
，pt厚度为0.5ka~3ka,ti厚度为0.5~3ka,ni厚度为3ka~12ka,au厚度为1k
åꢀ
~5k
å
。
53.s11、进行研磨、划裂等形成芯粒，其中研磨厚度范围为80μm ~300μm。
54.采用本实施方式中第一p型电极510和第一n型电极520的分布设计制备的倒装led芯片的光效和可靠性测试结果见下表1。
55.实施方式2：
56.本实施方式与实施方式1大致相同，不同点仅在于，本实施方式中，在第一电极层中，每个正六边形单元中包括五个第一p型电极510，其中一个第一p型电极510为指形，分布在正六边形单元的其中一个边上且与该边重叠，其余四个第一p型电极510为圆形，分别分布在正六边形单元的其余四个角上。如图4所示。在各正六边形单元中，第一n型电极520与指形的第一p型电极的两端连线之间的夹角为∠b=60
°
，第一n型电极520与其余四个两两相邻的圆形的第一p型电极与第一n型电极之间连线的夹角分别为∠d=∠e=∠f=60
°
，以及指形的第一p型电极的两端与相邻的圆形的第一p型电极与第一n型电极连线之间的夹角分别
为∠a=∠c=60
°
。在各正六边形单元中，第一n型电极520与圆形的第一p型电极之间的间距为10-300μm，与指形第一p型电极510之间的间距h为8-260um。
57.采用本实施方式中第一p型电极510和第一n型电极520的分布设计制备的倒装led芯片的光效和可靠性测试结果见下表1。
58.除此之外，本实施方式与实施方式1完全相同，此处不做赘述。
59.实施方式3：
60.本实施方式为实施方式1的进一步改进，主要改进之处在于，本实施方式中，在第一电极层中，每个正六边形单元中包括四个第一p型电极510，其中一个第一p型电极510为折线形，分布在正六边形单元的其中相邻的两个边上且与该两边重叠，其余三个第一p型电极510为圆形，分别分布在正六边形单元的其余三个角上。如图5所示。在各正六边形单元中，第一n型电极520与折线形的第一p型电极的两端连线之间的夹角为∠b ∠c=120
°
，第一n型电极520与其余三个两两相邻的圆形的第一p型电极与第一n型电极之间连线的夹角分别为∠e=∠f=60
°
，以及折线形的第一p型电极的两端与相邻的圆形的第一p型电极与第一n型电极连线之间的夹角分别为∠a=∠d=60
°
。在各正六边形单元中，第一n型电极520与圆形的第一p型电极之间的间距为10-300μm，与第一p型电极510之间的间距h为8-260um。
61.采用本实施方式中第一p型电极和第一n型电极的分布设计制备的倒装led芯片的光效和可靠性测试结果见下表1。
62.除此之外，本实施方式与实施方式1完全相同，此处不做赘述。
63.对比例
64.本对比例与实施方式1至3的区别在于，本实施方式中，在第一电极层中，第一p型电极510和第二n型电极520没有呈正六边形设计，如图6所示。
65.采用本对比例中的倒装led芯片的光效和可靠性测试结果见下表1。
66.除此之外，本实施方式与实施方式1完全相同，此处不做赘述。
67.将实施方式1、2和3以及对比例中所述的倒装led芯片在测试电流为65ma的相同测试条件下进行对比试验，本实用新型实施方式1、2和3提供的倒装led芯片的光效相较于比较例分别提升了3%、2.2%和1.6%。
68.表1 电压（v）亮度（lm）光效（lm/w）光效提升实施方式12.7140.5229.93%实施方式22.6939.9228.22.2%实施方式32.6839.5226.71.6%对比例2.7539.9223.2
‑‑‑
69.上述实施方式只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所做的等效变换或修饰，都应涵盖在本实用新型的保护范围之内。